芯片设计人员2020-03-30 面对的最关键的问题之一是在设计过程中动态重新配置RTL，甚至在系统中也是如此。意外的是，芯片设计人员无法及时告诉否必需这样做到。
在这一点上，任何变化都会花费数百万美元，并将项目延期数月。有了嵌入式FPGA，这个问题之后解决问题了。芯片设计人员在积极开展项目时，不会告诉他们在项目期间享有随时变更RTL的灵活性，这是前所未有的。
因为嵌入式FPGA是一种新技术，在开始讲解之前，我们要将其与早已不存在了几十年的标准FPGA之间的差异说道出来。彻底谈，嵌入式FPGA是一个IPblock，容许将原始的FPGA构建到SoC或给定类型的集成电路中。
正如RAM，SERDES，PLL以及处理器一样，从分开的芯片转变成常规的IPblock。FPGA现在也是一个IP区块。FPGA在可编程点对点结构中人组了可编程／可重配备逻辑块阵列。在FPGA芯片中，芯片的外缘由GPIO，SERDES和专用PHY（如DDR3／4）构成。
在高级FPGA中，I／O环约占到芯片的1／4，架构大约占到芯片的3／4。“架构”本身在如今的FPGA芯片中大多是点对点，其中20－25％的结构面积是可编程逻辑，75－80％是可编程点对点。嵌入式FPGA是一种没周边环形GPIO，SERDES和PHY的FPGA架构。
忽略，嵌入式FPGA用于标准数字信号相连到芯片的其余部分，构建十分长，十分慢的片上点对点。了解嵌入式FPGA内部之完整的结构块FPGA中的可编程逻辑块是查询表格（LUT），它可以通过编程构建给定布尔函数：4个，5个或6个输出具备一个或两个输入。在FlexLogixEFLX阵列中，LUT是一个双4输出LUT，它可以人组构成一个5输出LUT。
LUT输入可以给定存储在触发器中。LUT一般来说被分组为具备进制逻辑的四个组，以便于加法器和移位器。另一个可编程逻辑块是MAC（乘法累加器）或DSP加速器块。
在Flex逻辑EFLX阵列中，有一个22位预加器，一个22x22乘法器和一个4位后置加法器／累加器。MAC可以人组或级联以构建较慢DSP功能。可编程逻辑块由设置LUT数值的配备位编程，自由选择否旁路用于触发器，否转录进制逻辑等。
配备位还对MAC的操作者展开编程。一般来说在FPGA中，配备位从外部存储器读取。对于嵌入式FPGA，它是完全相同的，因为完全所有的SoC都有一个从外部存储器引领的ARM／ARC／MIPS等处理器。某种程度的存储器用作存储嵌入式存储器的配备位。
可编程逻辑块接管输出并将输入发送到点对点网络，该点对点网络容许从FPGA架构中的给定逻辑块可编程地展开相连。点对点结构某种程度也由配备位编程。点对点结构一般来说是FPGA架构的主体。
嵌入式FPGA的主要区别是点对点结构的设计。最佳点对点用于较小的面积和较较少的金属层，同时获取资源的高利用率。
与FPGA芯片有所不同，嵌入式FPGA中没PHY／SERDES／PLL。嵌入式FPGA中有一个I／O环，但它是确实非常简单的数字点对点到芯片的其余部分。嵌入式FPGA有成百上千的点对点，它们可以在芯片内加速运营。
这种I／O宽度和比特率的减少是将FPGA映射到芯片的极大优势。
本文关键词：【,8868,体育,官网,】,8868体育官网,为何,说,嵌入式,FPGA,改
本文来源：8868体育官网-www.easysitegroup.com
